

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11026633 A

(43) Date of publication of application: 29.01.99

(51) Int. CI

H01L 23/12 H01L 21/338 H01L 29/812

(21) Application number: 09177932

(22) Date of filing: 03.07.97

(71) Applicant:

**NEC CORP** 

(72) Inventor:

ASANO KAZUNORI


# (54) SEMICONDUCTOR ELEMENT AND MOUNTING STRUCTURE THEREOF

#### (57) Abstract:

PROBLEM TO BE SOLVED: To lower the source inductance by bonding a MESFET by flip chip method to improve the heat radiation and facilitate the mounting process.

SOLUTION: Source electrode pads 3, gate electrode relay pads 4 and drain electrode relay pads 5 are formed on an active element face of a substrate, the relay pads 4, 5 are connected to gate electrode pads 7 and drain electrode pads 8 on the substrate back surface through vias, FET chip 1 is mounted on a package heat sink 16 by the face down method, gate electrode pads 7 are connected to input electrodes 11 on an input circuit board 13 through bonding wires 15 and drain electrode pads 8 are connected to output electrodes 12 on an output circuit board 14 through bonding wires 15.

COPYRIGHT: (C)1999,JPO



# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-26633

(43)公開日 平成11年(1999)1月29日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

H01L 23/12

H01L 23/12

F

21/338 29/812 29/80

G

審査請求 有

請求項の数5 OL (全 7 頁)

(21)出願番号

特願平9-177932

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出願日

平成9年(1997)7月3日

(72)発明者 麻埜 和則

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助

# (54) 【発明の名称】 半導体素子およびその実装構造

#### (57)【要約】

【目的】 MESFETをフリップチップ方式でボンディングしてソースインダクタンスを低減し放熱性を向上させるとともに実装工程を簡易化する。

【構成】 基板の能動素子面にソース電極バッド3とゲート電極中継バッド4とドレイン電極中継バッド5を形成し、中継パッド4、5をバイアホールを介して基板裏面のゲート電極バッド7とドレイン電極バッド8に接続する。FETチップ1をパッケージヒートシンク部16上にフェースダウン方式にて搭載し、ゲート電極バッド7を入力側回路基板13上の入力側電極11にボンディングワイヤ15で接続し、ドレイン電極バッド8を出力側回路基板14上の出力側電極12にボンディングワイヤ15で接続する。



11…入力側電極

12…出力倜電極

13…入力侧回路基板

14…出力侧回路基板

15… ポンディングワイヤ

16…パッケージヒートシンク部

20

40

# 【特許請求の範囲】

【請求項1】 化合物半導体基板の第1主面側に電界効 果トランジスタの能動領域が設けられ、該第1主面上に 前記能動領域の各電極に接続されたソース電極パッド、 ゲート中継パッドおよびドレイン中継パッドが設けら れ、前記化合物半導体基板の第2主面上にゲート電極パ ッドおよびドレイン電極バッドが設けられた半導体素子 において、前記ゲート中継パッドー前記ゲート電極パッ ド間、および、前記ドレイン中継パッドー前記ドレイン 電極パッド間が、バイアホールまたは基板側面に形成さ 10 れた配線によって接続されていることを特徴とする半導 体素子。

【請求項2】 ソース電極とドレイン電極とがインター ディジット状に形成されており、ソース電極に接続され た前記ソース電極バッドが、ドレイン電極およびゲート 電極を跨いでブリッジ状に形成されていることを特徴と する請求項1記載の半導体素子。

【請求項3】 化合物半導体基板の第1主面側に電界効 果トランジスタの能動領域が設けられ、該第1主面上に 前記能動領域の各電極に接続されたソース電極バッド、 ゲート中継パッドおよびドレイン中継パッドが設けら れ、前記化合物半導体基板の第2主面上にゲート電極バ ッドおよびドレイン電極パッドが設けられ、前記ゲート 中継バッドー前記ゲート電極バッド間、および、前記ド レイン中継パッドー前記ドレイン電極パッド間が、バイ アホールまたは基板側面に形成された配線によって接続 されている半導体素子を、フェースダウンにてパッケー ジのヒートシンク上に搭載し、前記ゲート電極パッドと パッケージ上の入力側電極との間、および、前記ドレイ ン電極パッドとパッケージ上の出力側電極との間が電気 30 的に接続されていることを特徴とする半導体素子の実装 構造。

【請求項4】 前記ゲート電極パッドとパッケージ上の 前記入力側電極との間、および、前記ドレイン電極パッ ドとパッケージ上の前記出力側電極との間がボンディン グワイヤにより接続されていることを特徴とする請求項 3記載の半導体素子の実装構造。

【請求項5】 バッケージ上の前記入力側電極および前 記出力側電極が、前記ゲート電極パッドおよび前記ドレ イン電極パッドとほぼ同一平面上に位置していることを 特徴とする請求項3記載の半導体素子の実装構造。

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は半導体素子およびそ の実装構造に関し、特にマイクロ波帯で高出力動作させ る化合物半導体電界効果トランジスタ(以下、FETと 記す)の構造とその実装構造に関する。

#### [0002]

【従来の技術】髙出力GaAsFETは髙電流、髙電圧 で動作させるためにDC電力の消費が大きく、動作時の

チャネル温度上昇が著しい。そのため素子信頼性を確保 するためにはFETの熱抵抗を低減し、チャネル温度の 上昇を抑える必要がある。従来の髙出力トランジスタの 一般的な実装構造は、能動領域と同一面に形成されたソ ース電極パッドをバイアホールなどを介して裏面電極に 接続し、トランジスタをフェースアップ状態にてパッケ ージのヒートシンク上に搭載してチップの裏面電極をヒ ートシンクに接続し、能動領域と同一面に形成されたゲ ート電極パッドとドレイン電極パッドとをそれぞれパッ ケージ上に設けられた入力側電極と出力側電極とにボン ディングワイヤにて接続するものであった。

【0003】しかし、この構造では、ソースインダクタ ンスが高くさらに高い周波数での動作が要求されるよう になると高周波域での出力低下が著しくなり、よりソー スインダクタンスの低い構造が必要となってきている。 との要求に応えるものとしてフリップチップマウント方 式と呼ばれる実装方法が提案されている。これは、上述 した素子動作層面を上に向けたフェースアップに代え、 素子動作層面をパッケージに向けてマウントするフェー スダウン実装方法である。

【0004】図6は、IEEE TRANSACTIONS ON MICRO WAV E THEORY AND TECHNIQUES, Vol. MIT-27, No.5, May 1979, p p. 367-378 "GaAs Power MESFET's: Design, Fabrication, andPerformance"にて提案されたFETの実装構造(以 下、第1の従来例という)の断面図である。同図に示さ れるように、FETチップ1の能動素子面の中央部に は、ソース電極パッド3が設けられ、能動素子面の周辺 部にはゲート電極パッド4aとドレイン電極パッド5a とが形成されている。FETチップ1をパッケージヒー トシンク部16上にマウントし、バッケージ内に設けら れた入力側回路基板13、出力側回路基板14上にそれ ぞれ形成された入力側電極11、出力側電極12を、そ れぞれFETチップのゲート電極パッド4a、ドレイン 電極パッド5aとリード線24を介して接続する。との 構造にすることにより動作層で発生した熱は大部分ソー ス電極を通してパッケージに放散され、熱伝導率の低い GaAs基板を通した熱の伝導は少ないため、熱抵抗を 低くすることができ、チャネル温度の上昇を抑制するこ とが可能となる。またソース電極パッドが直接パッケー ジと接続されているためにソースインダクタンスを大幅 に低減でき、高周波特性の向上が可能となる。

【0005】また、図7は、信学技報 MW78-11 6、61~66頁「12GHz・4Wフリップチップ型 G aAs FET」にて提案された、フリップチップ構造 FETの実装構造(以下、第2の従来例という)を示す 断面図である。この方式では、ソース電極パッド3を厚 メッキにより形成するとともに、ゲート電極パッド4a とドレイン電極パッド5aも厚メッキで形成し、それぞ れの電極パッドを直接、パッケージヒートシンク部16 および入力側電極11、出力側電極12にボンディング 3

している。との構造では、第1の従来例の場合のような 入出力のリード線を必要としないため実装工程はやや簡 単になる。

#### [0006]

【発明が解決しようとする課題】上述した第1の従来例 では、下向きに配置された電極パッドとパッケージ側の 電極との間をリード線にて接続しなければならないた め、実装工程上に問題がある。すなわち、チップと回路 基板間の接続方法としては、予めチップ動作層表面の電 極パッドにリード線の一端を接続しておき、チップマウ ント後にリード線の他端を回路基板に接続する方法、あ るいは回路基板上の電極から硬いリード線を引きだして おきその先端をマウント後のチップの電極バッドに弾性 的に接触させる方法、などが考えられるが、前者では、 リード線の接続工程が2回に分割されるため工程が煩雑 になる。また、後者では、リード線の回路基板上への固 着が難しい上にリード線と電極パッドの位置合わせに高 い精度が必要となる。また、第2の従来例では、マウン ト時にチップ上の電極バッドを観察することができない ため、高精度の位置合わせが困難で信頼性の低下や特性 20 のばらつきを招くという問題点がある。したがって、本 発明の解決すべき課題は、従来より広く採用されてきた フェースアップマウント方式の組立て工程をそのまま使 うことができ、容易にかつ高精度にボンディングを行う ととのできるフェースダウン実装(フリップチップマウ ント) することのできる素子構造およびその実装構造を 提供することである。

### [0007]

【課題を解決するための手段】上述の課題を解決するため、本発明によれば、化合物半導体基板の第1主面側に電界効果トランジスタの能動領域(2)が設けられ、該第1主面上に前記能動領域の各電極に接続されたソース電極バッド(3)、ゲート中継パッド(4)およびドレイン中継パッド(5)が設けられ、前記化合物半導体基板の第2主面上にゲート電極バッド(7)およびドレイン電極パッド(8)が設けられ、前記ゲート中継パッドー前記ゲート電極パッド間、および、前記ドレイン中継パッドー前記ドレイン電極パッド間が、バイアホール

(6)または基板側面に形成された側面配線(23)に よって接続されていることを特徴とする半導体素子、が 40 提供される。

【0008】また、本発明によれば、上記した半導体素子を、フェースダウンにてパッケージのヒートシンク上に搭載し、前記ゲート電極パッドとパッケージ上の入力側電極との間、および、前記ドレイン電極パッドとパッケージ上の出力側電極との間が電気的に接続されていることを特徴とする半導体素子の実装構造、が提供される。

【0009】[作用]本発明の半導体素子は、ゲート電極およびドレイン電極がそれぞれ中継バッドおよびバイ 50

4

アホールまたは側面配線を介して基板裏面のゲート電極バッドおよびドレイン電極パッドに引き出されているので、FETチップをフェースダウン方式にて(すなわち、フリップチップ方式にて)バッケージにマウントしてもゲート電極バッドおよびドレイン電極バッドを通常のワイヤボンディングにて回路基板の入力側電極および出力側電極に接続することが可能になる。したがって、本発明によれば、従来のフェースアップ方式の実装方と同様な方法で実装を行うことが可能になるため、フェースダウン方式実装の特長、すなわちソース電極バッドを直接ヒートシンクに接続したことによりソースインダクタンスの低減と放熱性の向上を図ることができるという特長を活かしつつ、実装工程を容易化し実装コストを低減化することができる。

#### [0010]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。図1は、本発明の第1の実 施の形態を説明するための図であって、図1(a)は平 面図、図1(b)は底面図、図1(c)は図1(b)の A-A'線での断面図である。図1(a)に示すよう に、FETチップ1の表面には、チップ中央部にソース 電極パッド3が形成され、周辺部にゲート電極中継パッ ド4、ドレイン電極中継パッド5が形成されている。G aAs基板10の表面領域内にはFET能動層2が形成 されており、その上にはソース電極とドレイン電極がイ ンターディジットに形成されており、ソース電極とドレ イン電極との間にはゲート電極が配置されている。ソー ス電極バッド3は複数のソース電極を並列に接続するよ うに、かつゲート電極とドレイン電極を跨ぐように形成 されている。また、図1(b)、(c)に示すように、 FETチップ1の裏面には、表面の電極中継バッドに対 応する位置に、ゲート電極パッド7、ドレイン電極パッ ド8が形成されており、それぞれバイアホール6を介し て接続されている。ソース電極バッド3の厚さは5~1 Oμmであり、ゲート電極中継パッド4、ドレイン電極 中継パッド5、ゲート電極パッド7およびドレイン電極 パッド8の厚さは1~2μmであって、これらは金メッ キにより形成されている。

【0011】図2は、図1のFETチップをパッケージ内に実装した状態を示す断面図である。FETチップはパッケージ上にフェースダウン方式にて実装され、接地端子となるパッケージヒートシンク部16にFETチップ表面のソース電極パッド3が直接接続される。またゲート電極パッド7は入力側回路基板13上に形成された入力側電極11とボンディングワイヤ15にて接続され、ドレイン電極パッド8は出力側回路基板14上に形成された出力側電極12とボンディングワイヤにて接続されている。ことで、電極パッド7、8の高さは回路基板上の電極11、12とほぼ同じになされている。これにより、寄生インダクタンスの増加を最小限に抑えるこ

とができる。このFETチップのバッケージへのマウント方式は、フェースダウンであることを除けば通常のフェースアップ方式の高出力FETチップの実装工程と同じ工程を用いているため、特殊な工程や装置は必要ではなく容易に安定して実施することができる。

【0012】図3は、本発明の第1の実施の形態のFE Tチップの製造工程を示す工程順の断面図である。ま ず、図3(a)に示すように、GaAs基板10の表面 領域内にFET能動層2を形成し、適当な素子分離工 程、電極形成工程を行ってFET能動素子部を形成す る。ことで形成されるFET能動素子部としては、一般 的に化合物半導体基板上に形成されるMESFET構 造、HEMT構造などを採用することができる。FET 能動素子部の形成後、FET能動素子部のゲート電極、 ドレイン電極から配線金属を用いて外部に引き出された 部分に、ゲート電極中継パッド4、ドレイン電極中継パ ッド5を形成する。ととで各電極中継パッドは金メッキ 法を用いて厚さ1~2μmに形成する。ゲート、ドレイ ン電極中継パッドの形成後にSiO、またはSiN等の 絶縁膜で電極引き出し配線、電極中継パッドを保護する 20 ことで、実装時のショートを避けることができる。次 に、FET能動素子部全体を覆うように、そしてインタ ーディジット状に形成されたドレイン電極とゲート電極 を跨ぐようにソース電極パッド3を形成する。この工程 も金メッキ法を用いるが、膜厚は5~10μm程度に厚 く形成する。

【0013】次に、図3(b)に示すように、FETが 形成されたGaAs基板10を研磨して100~150 μm程度に薄くする。CCで基板厚はバイアホール形成 工程で不具合がでない程度に厚くしてもよい。この後、 基板裏面において、フォトリソグラフィ法を用いて表面 のゲート電極中継パッド4、ドレイン電極中継パッド5 に相対する位置に開口を有するフォトレジスト膜17a を形成し、塩素ガスあるいは塩化ホウ素ガス等を用いた 反応性ドライエッチングによりバイアホール6を基板表 面の電極中継バッドまで開孔する。次に、図3(c)に 示すように、フォトレジスト膜17aを除去した後、ス パッタ法により Ti/Au等の下地金属層 18を成膜す る。そして、新たにフォトリソグラフィ法によりバイア ホール部および裏面電極バッドが形成される部分に開口 40 を有するフォトレジスト膜17bを形成し、このフォト レジスト膜17bをマスクとして金メッキ法を用いて金 メッキ層19を形成する。次に、図3(d)に示すよう に、フォトレジスト膜17bを除去し、金メッキ層19 をマスクとして露出した下地金属層18をエッチング除 去して、基板裏面に、表面のゲート電極中継バッド、ド レイン電極中継パッドと各々接続されたゲート電極パッ ド7、ドレイン電極パッド8を形成する。最後に、ダイ シングによりウェハを個々のFETチップ1に分離して FET製造工程が完了する。

【0014】図4は、本発明の第2の実施の形態を説明 するための図であって、図4(a)は平面図、図4

(b) は底面図、図4(c) は図4(b) のB-B′線 の断面図である。図4に示すように、第1の実施の形態 と同様に、GaAs基板10の表面領域内には、FET 能動層2が形成され、そのFET能動層2を覆うように ソース電極パッド3が形成されている。基板表面の周辺 部には、FET能動層2上に形成されたゲート電極とド レイン電極に接続されたゲート電極中継パッド4とドレ イン電極中継パッド5が形成されている。 これらのゲー ト電極中継バッド4、ドレイン電極中継バッド5は、基 板側面に形成された側面配線23を介して、それぞれ基 板裏面の周辺部に形成されたゲート電極パッド7、ドレ イン電極パッド8に接続されている。ソース電極パッド 3の厚さは5~10μmであり、ゲート電極中継バッド 4、ドレイン電極中継パッド5、ゲート電極パッド7、 ドレイン電極パッド8および側面配線23の厚さは1~ 2μmであって、これらは金メッキにより形成されてい る。このように構成された本実施の形態のFETチップ 1も、図2示される第1の実施の形態の場合と同様に、 フェースダウン方式にてバッケージのヒートシンク上に マウントされ、ボンディングワイヤにてゲート電極パッ ド、ドレイン電極パッドと入・出力電極間が接続され

【0015】図5(a)~(d)は、第2の実施の形態 のFETチップの製造方法を説明するための工程順の断 面図である。図5(a)は、図3(a)に示した第1の 実施の形態の場合と同様の工程により、GaAs基板1 0にFET能動層2、ソース電極バッド3、ゲート電極 中継パッド4およびドレイン電極中継パッド5を形成し た状態を示す。その後、図5(b)に示すように、FE Tが形成されたウェハ表面をワックス21を用いてガラ ス板22上に貼り付け、との状態で研磨を行い、基板厚 を100~150µmまで薄くする。次に、フォトリソ グラフィ法により、ウェハ裏面にウェハの分割線に沿っ て開口を有するフォトレジスト膜17cを形成し、これ をマスクとして塩素ガスあるいは塩化ホウ素ガスを用い た反応性ドライエッチングによりウェハを個々のFET チップに分離するチップ分離部20を形成する。このと き、フォトレジスト膜17cの開口部は、電極中継バッ ド4、5の一部とオーバーラップするように形成されて いるため、チップ分離部20の底面にはゲート電極中継 パッド4とドレイン電極中継パッド5の一部裏面が露出 する。

【0016】次に、図5(c)に示すように、フォトレジスト膜17cを除去した後、スパッタ法によりTi/Au等の下地金属層18を成膜する。続いて、GaAs基板の電極パッドおよび側面配線の形成領域以外を被覆するようにフォトレジスト膜17dを形成し、とのフォ50トレジスト膜17dをマスクとして金電解メッキにより

金メッキ層19を形成する。次に、図5(d)に示すよ ろに、フォトレジスト膜17dを除去し、金メッキ層1 9をマスクとして露出した下地金属層18をエッチング 除去して、基板裏面に、表面のゲート電極中継パッド、 ドレイン電極中継バッドと各々側面配線23により接続 されたゲート電極パッド7、ドレイン電極パッド8を形 成する。最後に、FETチップ1をガラス板22より剥 離してFET製造工程が完了する。

### [0017]

【発明の効果】以上の説明したように、本発明による実 10 装方式は、能動素子面に素子電極パッドを、基板裏面に ゲート・ドレイン電極パッドを形成し、フリップチップ ボンディングの後、ゲート・ドレイン電極パッドとパッ ケージの入・出力電極とをボンディングワイヤ等により 接続するものであるので、本発明によれば、組立て時に 特別な実装方法あるいは特別なバッケージ、回路基板を 用いずに、簡易で安定した方法によりフリップチップ実 装を行うことが可能となり、放熱性、高周波特性をフリ ップチップ実装方式の場合と同等に維持しつつ、実装コ ストの低減を図ることが可能となる。

#### 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態を説明するための FETチップの平面図と底面図と断面図。

【図2】 図1に示したFETチップのバッケージ内の 実装状態を示す断面図。

【図3】 図1に示したFETチップの製造方法を説明 するための工程順の断面図。

【図4】 本発明の第2の実施の形態を説明するための FETチップの平面図と底面図と断面図。

【図5】 図4に示したFETチップの製造方法を説明×30

\* するための工程順の断面図。

第1の従来例の断面図。 【図6】

【図7】 第2の従来例の断面図。

【符号の説明】

1 FETチップ

2 FET能動層

3 ソース電極パッド

4 ゲート電極中継パッド

4 a ゲート電極パッド

5 ドレイン電極中継パッド

5a ドレイン電極パッド

6 バイアホール

7 ゲート電極パッド

8 ドレイン電極パッド

10 GaAs基板

11 入力側電極

12 出力側電極

13 入力側回路基板

14 出力側回路基板

20 15 ボンディングワイヤ

16 パッケージヒートシンク部

17a~17d フォトレジスト膜

18 下地金属層

19 金メッキ層

20 チップ分離部


2 1 ワックス

22 ガラス板


23 側面配線

24 リード線

【図2】



11…入力倒電傷 12…出力假體額 13…入力側回路基板 14… 出力侧回路基板 16… パッケージヒートシンク部 【図6】



24…リード線

a

